

ここでは、付属 FPGA 基板を使ったディジタル・オーディオ・プレーヤの設計事例を取り上げる。SD メモリ・カードに書き込んだwav 形式の音声データを再生することができる。データ処理には自作の CPU コアを利用している。 (編集部)

ファイル・システムを持った記憶媒体から音楽を再生するディジタル・オーディオ・プレーヤが一般向けに販売されるようになってから10年が経ちます.この間,ハード・ディスクやフラッシュ・メモリの大容量化,低価格化が進み,ディジタル音楽プレーヤが広く普及する一つの要因となりました.特にここ数年のフラッシュ・メモリの急激な低価格化には目を見張るものがあります.実用的な容量のシリコン・ディスクが,まだ高めとはいえ現実的な価格で入手可能となるほどです.フラッシュ・メモリを用いたメモリ・カードも手軽に利用できるようになりました.

携帯型ディジタル・オーディオ・プレーヤでは、小型の 装置の中に大量の楽曲を収録するため、非可逆圧縮をかけ て利用しています。しかしピュア・オーディオの世界にも 音楽CDメディアの代替としてメモリ・カードを持ち込み、 CDあるいはそれ以上の品質の無圧縮楽曲を再生するプレー ヤがあってもよい時期になってきたと思います。パソコン との情報のやりとりもより簡単になり、より手軽に、より 大容量の「マイCD」を作ることができるようになります。

そこで今回は、入手性に優れたSDメモリ・カードを用い、ピュア・オーディオ・クラスの音質を視野に入れたディジタル・オーディオ・プレーヤを製作しました。

1. 仕様を決め FPGA 周辺回路を設計する

製作したオーディオ・プレーヤのシステム構成を**図**1に示します.


● 2G バイトまでのSD メモリ・カードに対応

今回は,コストや技術的容易さから2GバイトまでのSD メモリ・カード(Rev.1.1)を扱います.

SDメモリ・カードへのアクセス方法には、SDバス・モードとSPIバス・モードがあります。SDバス・モードは、4ビットのデータ・バスを利用することにより、最大25Mバイト/sの転送速度を実現しています。SPIバス・モードは、入出力それぞれ専用の1ビットのデータ線を用いることにより、最大6.25Mバイト/sが実現可能で、MMC(MultiMedia Card)との互換性があります。今回は

図1 システム構成

2G バイトまでの SD メモリ・カードを扱う、WAV 形式で記録されているデータを再生する。20 ビット D-A コンパータにより音声出力を行う。



KeyWord

仕様の公開状況から, SDメモリ・カードのアクセスには SPIバス・モードを用います.

2GバイトまでのSDメモリ・カードのファイル・システムはFAT16です、4Gバイト以上のSDHQ High Capacity)カードではFAT32が採用されています.

サポートする音楽ファイルの形式は,音楽CDと同等の44.1kHz,16ビット・ステレオ,リニアPCMのwavファイルとします.

● 音声出力部には20ビットD-Aコンバータを利用

D-A コンバータは,米国 Texas Instruments 社の Burr-Brown 製品「PCM1702」を用いました。これは,ハイエンドの機器でも使われている PCM1704(24 ビット)の弟分で,サイン・マグニチュード方式の20 ビット D-A コンバータです。エントリ・レベルの機器に使われており,入手性も悪くないICです。

ディジタル入力はシリアル・バスです.同じハードウェアで「PCM1704」や「PCM56(16ビット)」を接続できます. PCM1704やPCM1702は,CDのサンプリング周波数の16倍程度までの周波数での動作が保証されています.FPGA内部で16倍オーバサンプリングを行えば,最終段のローパス・フィルタをコンデンサと抵抗だけで構成することも可能です.

最終段が音質に決定的な影響を持っていることを考えると,音質に多大な寄与を行うことが明らかですが,今回はなるべく単純にするため,44.1kHzのままで出力しています.

● FPGA 周辺回路を設計する

設計したプレーヤの全体回路図を**図**2に示します.製作した基板を**写真**1に示します.

SD メモリ・カードは,弱いプルアップ抵抗のみでFPGA




図2 製作したディジタル・オーディオ・プレーヤの回路図

総力特集

付属FPGA基板を使った 回路設計チュートリアル Part3

の3.3V I/Oに直結できます.nCDとnWPは,カード・ソケット(サンハヤトの「CK-29」)に設置されたスイッチで,それぞれSDメモリ・カードが挿入されているか,ライト・プロテクト・スイッチがONかを知らせる信号です.回路図上は両方とも配線していますが,今回はリードしか行いませんのでnCDのみしか使いません.

D-A コンバータ PCM1702 の制御線は , Clock , Data , LE の3本です . 左チャネルと右チャネル用に1組ずつ用意します . PCM1702 は電流出力(± 1.2mA)なので , *I-V* 変換を行う必要があります . 1本の抵抗器で変換できるのが理想ですが , PCM1702 の内部に保護ダイオードが入っており , ± 0.6V 以上の電圧を発生させることができないので , 能動部品を使った *I-V* 変換回路を付ける必要があります . 今回は , Texas Instruments 社の Burr-Brown製品「OPA 627AP」を用いました(1).

この後,アクティブ・ローパス・フィルタにより高周波ノイズをカットします.ローパス・フィルタに使用するOPアンプが特に音質に影響を与えやすいと言われているので,さまざまなものを試して自分の好みのものを探すのがよいと思います.また,電源や配線も大きく音質に影響を与える因子です. $\pm V_{DD}$, $\pm V_{CC}$ は別電源とし,配線もなるべく左側(1~6ピン)と右側(9~16ピン)が分かれるように気を付けるとよいでしょう(今回の製作では共通電源としている). 配線については,プリント基板のサンプル設計

(1)が参考になります.

クロックは44.1kHzの整数倍となる16.9344MHzを選びました.16倍オーバサンプリング,24ビット/ワードでD-Aコンバータにデータ送出するときに用いる周波数と同じです.

以上に加えて,20文字×4行のキャラクタ表示LCDモジュール「SC2004C」を接続しています.ファイル名表示やデバッグのために用いることを意図しています.このモジュールはI/Oが5Vなので,入力も行うデータ・バス(DB[7:0])には電圧レベル変換が必要です.今回は標準ロジックICの「74LCX245」を用いました.


2. データ/音声処理回路をFPGAに 実装する

FPGA内に実装する回路のブロック図を図3に示します.

● 設計資産を活用する

「luna0 + IO」は、自作のCPUコアにメモリとI/Oをアクセスする回路や割り込みコントローラを付けたものです.このコアは、8 ビットのRISC ライクなCPUであり、低コスト FPGA で90MHz ~ 110MHz 前後の周波数で動作しまず203).

今回は16.9344MHzのクロックをPLL(DCM_SP)により5倍してシステム・クロックとしています.pct(タイマ・



写具1 製作したディジタル・オーディオ・プレーヤの外観




図3 FPGA に実装する回路のブロック図

自作のCPUコアを用いている、過去の設計資産を活用したので、今回新しく設計したのはsdcifとdaifだけである、

今回新たに設計したのは, SDメモリ・カードをSPIモードで制御するためのモジュール sdcif と, D-A コンバータヘデータを送出するモジュール daif の二つだけです.

各モジュールのI/Oアドレスは,800xhがlopic(割り込みコントローラ),801xhがdaif,802xhがsdcif,803xhがpct,804xhがlcdif2です.

● SDメモリ・カードのプロトコルを理解する

SD メモリ・カードの SPI モードのアクセス方法を簡単に **図**4 に示しまず⁽⁴⁾⁻⁽⁷⁾.

SPIモードはMMCと互換性があるので,MMCの技術 文書も役に立ちます(SD Card Associationの文書は公開 されていない部分が多いので,MMCの技術文書を参考に しないと設計できない).

(1)4本の信号でアクセスする

SPI モードでは,CLK,nCS,Din,Dout の 4本の信号線を用います(図4(a)).CLK はクロック,Din は外部からSD メモリ・カードへの入力データ,Dout はSD メモリ・


カードから外部への出力データです.いずれもアイドル状態では、H"です.nCS はアクティブ、L"のチップ・セレクト信号で,この信号がアサートされたクロックから8クロックごとに8ビットずつデータが解釈されます.通常の(High-Speed mode 非対応の)カードではCLK は25MHz 以下です.また,電源投入時には適切な初期化が終わるまで400kHz 以下で駆動しなければなりません.Din はCLKの立ち上がり時にSDメモリ・カードが取り込みますが,セットアップ時間もホールド時間も同じくらいなので,ホストはCLK の立ち下がり時にデータをセットしてやります.Dout はCLK の立ち上がり時に取り込みます.

(2)SD メモリ・カードへのコマンド送信

トランザクション(オペレーションと呼ばれる)は,ホストがnCSをアサートし,それから8の倍数回目(0も可)のクロックでDinを'0'に駆動することで始まります.**図**4(b)に示すように,ホストはDinの最初のビットを'0'にした後いったん'1'に戻し,それから6ビットのコマンド・インデックス(コマンド内容を指示する),32ビットの引き数,7ビットのCRCコードを送出し,最後に'1'に駆動します(計48ビット).いずれもMSBから先に送信します.SDメモリ・カードのコマンドはCMD0やCMD17など,このコマンド・インデックスの値で呼ばれます.

総力特集

付属FPGA基板を使った 回路設計チュートリアル Part3



(b)シングル・ブロック・リードのオペレーション

図4 SD メモリ・カードのSPI モードのプロトコル SPI モードはMMC(MultiMedia Card)と互換性がある.

(3)SDメモリ・カードのコマンドへの応答

コマンドを受けたSDメモリ・カードは,nCSがアサートされてから8の倍数回目のクロックでDoutを'0'にし,続いて7ビットのデータを送信します(response).この7ビットはエラー情報で,すべて'0'ならば正常にコマンドが受け付けられたことを意味します.

コマンドによって7ビットではなく,15ビットや39ビットとより長いresponseの場合もあります.いずれもMSBより送信されてきます.データ転送を伴わないコマンドの場合はこれで終了です.

(4)SDメモリ・カードからのデータの読み出し

リード(CMD17)の場合は,SDメモリ・カードは要求されたデータを用意します.そしてnCSがアサートされてから8の倍数回目のクロックでDout に"11111110"というバイト(Start Block),下位アドレスから512バイトのデータ(各バイトはMSBが先),16ビットのCRCの順で続けて送信します(図4(b)).

これら一連のデータをデータ・ブロックと呼びます. 複数のデータ・ブロックを連続して送信させるコマンドも存在します(CMD18).

(5)SDメモリ・カードへのデータの書き込み

ライト(CMD24)の場合は、responseを受けたホストが、nCSのアサートから8の倍数回目のクロックでDinに "11111100"というバイト(Start Block Token)、512バイトのデータ、16ビットのCRCの順で送信します.しばらくするとnCSのアサートから8の倍数回目のクロックで、SDメモリ・カード側からデータの受け入れ状況を報告する data_response と呼ばれる8ビットのデータが送られてきます.この後、書き込み処理の間"00000000"(Busy Token)が送り続けられ、新たなコマンドを受け付けられないことを示します.

リードと同様,複数のデータ・ブロックを連続して送信するコマンドも存在します(CMD25).

Ver. 1.1 ではデータ・ブロックに含まれるデータの数を 変更するコマンドも存在しますが, Ver. 2.0 以降ではサポートされなくなるため, 512 バイトに固定しておいた方がよいでしょう.

● SDメモリ・カード・インターフェース sdcif の設計

今回はデータの書き込みは必要ありません.sdcifは, データなしのコマンドかリード・オペレーションを行いま

す. 図5に状態遷移図を示します.

ハードウェア・リセットがかかっている期間以外は常に CLKと, CLKの立ち下がり8回ごとに1システム・クロッ ク間アクティブになる PDLd という信号を生成しています. データの送受信(シリアル-パラレル変換), 状態遷移は




図5 sdcif のステート・マシン

状態遷移は, SPIのクロックの8回の立ち下がりに1回ずつ(システム・ク ロックの間), アクティブになる信号PDLdに同期して発生する.

PDLdに同期して行います.

電源投入時は Idle ステートにいます. スタート・コマン ドを受けるとCmnd ステートに移行, 6 バイトのコマンドを 送出後, Resp ステートでレスポンスを待ちます. response を受信した場合,データなしの場合はTRNDステートへ移 行します.データ・リードの場合はWDRdステートに移行 して" 11111110 " Start Block)を待ち, 受信したら DtRd ステートに移行して512バイト分のデータを受け取ります. このデータは直接データ・メモリ(デュアルポート)に転送 します.この後はCRC1, CRC2ステートでCRCを読み捨 てて、TRNDステートへ移行します、複数ブロック転送の 場合は, CRC2 ステートから WDRd に戻りますが, 今回は 性能上必要なかったので実装していません.

TRND ステートは, ダミー・クロックの期間を長くとる ために用意しました.本来はIdleステートの最低8クロッ クだけで足りるので,なくてもかまいません.

表1 に, CPU から見た sdcif のレジスタ構成を示します. CPU はまず, Config レジスタを設定し, オペレーション 終了時に割り込みを発生させるかどうか(ビット7), SPI バスの CLK の速度(低速時は 250kHz 程度,高速時は 14MHz 程度), response のタイムアウトを許可するかを指 定します.次に, Command FIFO に送出する48 ビットの コマンドを上位バイトから順に1バイトずつ書き込みます.

表1 sdcif のレジスタ 構成

アドレス(ベース・アドレ スからの相対アドレス)	名 称	内 容	
+0	Control(W)	ビット7	予約
		ビット6	ソフトウェア・リセット(シーケンサとFIFOをリセット)
		ビット5	予約
		ビット4	リード・データあり
		ビット3	R1b
		ビット20	Response 長-1(8ビット単位)
	Status(R)	ビット7	カードの有り無し(not nCD)
		ビット6	ソフトウェア・リセット中(' 1 'でリセット動作中)
		ビット5	ライト・プロテクト(not nWP)
		ビット42	予約
		ビット1	resp(レスポンス受信済み)
		ビット0	Busy(動作中)
+1	Config(R/W)	ビット7	割り込み発生許可('1'=許可)
		ビット6	CLK モード(' 1 ' = 高速 , ' 0 '= 低速)
		ビット5	タイムアウト許可(' 1 '= 許可)
+2	Command FIFO(W)	SDメモリ・カードに送出するコマンドを書き込む.	
		1回のオペレーションに必要な6バイトすべて書き込む.	
		FIFOの内容がそのまま出力される.	
	Response FIFO(R)	response で返された内容が入る.	
+4	DMA Address Low(W)	リード・データを転送するメモリ・アドレスの下位バイト	
+5	DMA Address High(W)	リード・デ-	- 夕を転送するメモリ・アドレスの上位バイト

付属FPGA基板を使った 回路設計チュートリアル Part3

データ・リード・コマンドの場合はDMA Address レジス タに転送先アドレスをセットします、最後に、Control レ ジスタに書き込み,オペレーション開始を指示します.ビッ ト2~0には期待される response の長さ - 1, response が R1b のときはビット3 に'1', リード・データを期待する場 合はビット4に'1'を,ビット6に'0'を指定します.割り 込みを使用しない場合はStatus レジスタのポーリングによ リビット0のBusyをチェックしてオペレーション終了を待 ちます.ビット6に'1'を指定した場合はオペレーション 開始ではなく,ソフトウェア・リセット(FIFOのクリアと 状態を Idle に戻す)となります、この場合はStatus レジス タのビット6をチェックして,ソフトウェア・リセットの 終了を待つ必要があります.

● D-A コンバータ用インターフェース daif の設計

今回使用する D-A コンバータは, Clock, Data, LE の3

本からなるシリアル・バスによりデータを受け取ります. プロトコルを図6に示します.

Clock は20MHz 以下のクロックです. Data はClock の 立ち上がりエッジで取り込まれるシリアル・データで,上 位ビットから順に送出します, LE はラッチ・イネーブル 信号で,LSB送出時に'1',その次のクロックで'0'を与 えます. それ以外では'0'でも'1'でもかまいません.

PCM1702 は20 ビットの D-A コンバータなので, LSB と その直前19ビット分のデータが取り込まれます.要は, Clock の周期ではなく, LE の立ち下がり周期がサンプリン グ周波数になるということです, daif では24 ビットごとに LE の立ち下がりを生成し,最初の4ビットをダミー・デー タ,次の16ビットをCPUから与えられたデータ,最後の 4ビットを"0000"として出力しています.

表2にCPUから見たdaifのレジスタ構成を示します.左 右チャネルそれぞれのデータ用にFIFOが用意されていま

立ち下がりによってそこから20ビット分さかのぼったデータがロードされる.




図6 D-A コンパータ のインターフェー ス・プロトコル Clock, Data, LE の3本からなるシリ アル・バスである.

表2 daif のレジスタ構成

アドレス(ベース・アドレ				
スからの相対アドレス)	名 称	内容		
+0	Control(W)	ビット72	予約	
		ビット1	Clear FIFOs	
		ビット0	Enable(' 1 ')/Disable(' 0 ')	
	Status(R)	ビット7	Almost Empty L	
		ビット6	Almost Empty R	
		ビット5	Empty L	
		ビット4	Empty R	
		ビット3	Full L	
		ビット2	Full R	
		ビット1	予約	
		ビット0	Busy(動作中)	
+1	Config(R/W)	ビット7	割り込み発生許可('1'=許可)	
		ビット64	予約	
		ビット30	Threshold - 1(どちらかのFIFOの残りデータが Threshold Byte 以下になると割り込みが発生)	
+2	Data FIFO L(W)	Lチャネル用データFIFO . 深さは16バイト = 8ワード		
+3	Data FIFO R(W)	Rチャネル用データFIFO . 深さは16バイト = 8ワード		

す(Data FIFO L, Data FIFO R). 各8ワード(16バイ ト)で、上位バイト、下位バイトの順に書き込みます、CPU はまず, Config レジスタで割り込みの設定を行います.

割り込みを使用する場合はビット7に17を,ビット3~ 0に割り込みを発生させる Threshold から1を引いた値を 設定します. どちらかのデータ用の FIFO 内の残りデータ 数がこの値以下になると割り込みが発生します、この割り 込みは,残りデータがThreshold以下の間中,発生し続け るのではなく, Threshold + 1以上から Threshold に変化 した時に発生します、従って、いったん残りデータ数を Thre-shold + 1以上に持っていかないと割り込みは発生し ませんし,発生後に割り込み要因のクリアなどの処理は必 要ありません.また, FIFOの状態はStatus レジスタを読 み出すことでもチェックできます.

ビット7とビット6はそれぞれLチャネルとRチャネル のデータ用 FIFO の残りデータ数が Threshold 以下の間, 常に'1'となります.ビット5とビット4はそれぞれLチャ ネルとRチャネルのデータ用FIFOが空の時,ビット3と ビット2はいっぱいの時に'1'になります. Config レジス タの設定が終わったら FIFO にデータを詰め、最後に Control レジスタのビット0 に'1'を書き込み,動作を開始 させます.ビット1に'1'を書き込むと両方のデータ用 FIFOがクリアされます. sdcifとは異なり,動作中のみ Clock が生成されます.

● CPU コアで動作するソフトウェアの設計

CPU コアの処理として必要となる機能は,SD メモリ・ カードから wav ファイルを読み出し, daif に送出すること です.

まず,SDメモリ・カードからデータを読み出す速度を 検討します.再生に必要なデータ量は,

44.1[kHz]× 2[バイト]× 2[チャネル] = 176.4「Kバイト/s]

です.SDメモリ・カードはデータ・ブロックの大きさは 512 バイトですから,

512[バイト]/176.4[Kバイト/s]= 2.902[ms]

分のデータを一度に読むことができることになります. 今 回テストに使ったメモリ・カード(容量128Mバイト)は, ロジック・アナライザで計測したところ,1データ・ブロッ

クの読み出しに約0.8ms 程度かかっていました. 従って, 1 ブロックのデータが消費される間に少なくとも3ブロック 分のデータを読み出すことができます.FATファイル・ システムから wav ファイルを読み出してとぎれなく再生す るためには最低2ブロック読むことができなければなりま せん.これは,再生用データだけでなく,メモリ・カード のどの部分に必要なデータが入っているか記録したテーブ ル(FAT)をディスクから読み出さなければならないから です.もし,2ブロック読むことができない場合には,メモ リ・カードのどの部分を読み出すかをあらかじめ計算して メモリに蓄えておく必要があります,今回使用したカード は古いものですが,この要件は十分に満たしていることが 分かります.新しいメモリ・カードではアクセス速度は上 がっていると思われますから、ファイルを再生しながら読 み出し処理を行うことができることになります.

次に, daif に供給するデータについて考えてみます. D-A コンバータに送るデータ速度は片チャネル当たり,

44.1[kHz]× 2[バイト]= 88.2[Kバイト/s]


です.FIFOは16バイトなので,16/88.2「Kバイト/s]で 最低でも 181.4 µ s に 1 回ずつ daif にアクセスする必要があ るということが分かります. CPU コアのシステム・クロッ クは84.672MHz なので, 15360 クロックに1回の割り込み が発生します. CPU コアは,1クロックに1命令ずつ処理 するので処理能力的には十分です.

以上から,図7のようにソフトウェアの構成を決めまし た.まず,メモリ・カードから読み込んだデータを1ブロッ ク(512 バイト)分保存するバッファを三つ用意します.そ のうち一つは FAT 用(SD FAT BUFFER), 残りを再生 データ用(DISK_BUFFER0, DISK_BUFFER1)に割り 当てます. daif の FIFO へのデータ充填は, daif の残りデー タ数による割り込み発生機能(AlmostEmpty)を用い,割 り込みプログラムによって行います.

このプログラムは, daifのFIFOの残りデータ数が2バ イトになったときに呼び出され,6ワード分のデータを左 右それぞれのチャネルに充填します.データはDISK_ BUFFER0 DISK BUFFER1 DISK BUFFER0 ... の順に参照します、この際、自分が次に読み出すデータが 再生データ用バッファのどこにあるか示すアドレスを変数 CPS DA DATAに,総再生データの残数(バイト単位)を 変数RES_DA_DATAに保持,更新します.また,総再生

総力特集

付属FPGA基板を使った 回路設計チュートリアル Part3



₩7 再生ソフトウェアの構成

daif へのデータ送出は割り込みプログラム で,カードからの読み出しはメイン・プロ グラムで行う.

データ残数が0になったら, DISK_BUFFER{0,1}からの データではなく,0をFIFOに充填するとともに,変数 EMP_DA_DATAに1を設定して再生が終了したことを記 録します.

電源が投入されたら、メイン・プログラムはFATファ イル・システムのルート・ディレクトリから最初のファイ ルを探し、二つの再生データ用バッファ両方にデータを展 開,再生開始位置を決定します.

● wav データの再生

今回はリニア PCM の wav ファイルのみをサポートしま す.この形式のファイルは,先頭から40バイト目から4バ イトにバイト単位でのデータ数が格納されており、44バイ ト目が音楽データの先頭となっています、この領域のデー タは時系列に従って,左16ビット,右16ビットの繰り返 しとなっています . CPS_DA_DATA にこの開始位置アド レスを, RES DA DATAにデータ数を設定します.次に daifのデータ用 FIFO に最初の8ワード分のデータを充填 し,割り込み許可,threshold = 2に設定します.さらに, 割り込みコントローラに割り込みプログラムのアドレスを 設定して割り込みマスクを解除してから daif の動作を開始 します.

後は常に変数 CPS_DA_DATA を参照し, 割り込みルー チンがDISK_BUFFER0とDISK_BUFFER1のどちらを参 照しているかを監視し、参照バッファが切り替わったら参 照終了したバッファに新しいデータを展開します.また, EMP_DA_DATA が1になったら daif を停止します.

2曲目以降も同じ手順で再生できますが,時間的な都合 で,本誌に収録されるデータでは1曲目だけの再生で終わっ ています.2曲目以降も再生できるように,今後アップデー

トする予定です、

● データ読み出しと FAT ファイル・システムの方法

SD メモリ・カードからのデータ読み出しと, FAT ファ イル・システムの読み出しとを行うサブプログラムについ て個別に解説を加えておきます.

(1)SD メモリ・カードからのデータ読み出し

SD メモリ・カードからのデータ読み出しは, sdc.asm お よびsdc_init.asm という二つのファイルに収められています (luna0アセンブラの文法については,参考文献^{2§3}を参照).

sdc_init.asm は, sdcif の初期化とともに, SD メモリ・ カードの存在チェック(nCDのチェック)と初期化を行いま す. 今回は必ず Ver. 1.1(要は2G バイト以下の)のSD メモ リ・カードが挿入されるという仮定の下に,以下のように 簡略化したシーケンスで行っていまず⁽⁴⁾. つまり, CMD0 (GO_IDLE_STATE)でリセットをかけ, ACMD41(SD_ SEND OP COND)をresponse が 00000000 'で返ってくる まで繰り返します. ACMD41 はCMD55 に続けてCMD41 を発行することをいいます.

ここで注意すべき点はCRC についてです . SPI モードの デフォルトでは,コマンドの最後のCRCは無視されるの で,普段はCRCは必要ありません.しかし,電源投入直 後はSDモードであるため,CMD0だけはCRCをつける必 要があるようでず(4). CMD0は引き数が常に0なのでCRC は決めうちすることができ,エンドビットとあわせて95h を送ります.つまり,初期化プログラムが最初にsdcifの FIFOに送るデータは,40h,00h,00h,00h,00h, 95h となります.

sdc.asm には, CMD51を発行して任意の1データ・ブ ロックをメモリの所定の位置にロードするルーチン SDC_

READ_SINGLE_POL が収められています.割り込み機能は使用せず,ポーリングでオペレーション終了をチェックします.

(2)FAT ファイル・システムのアクセス

以上のルーチンを使用してSDメモリ・カード上のFATファイル・システムからデータを読み出すのがfat.asm, fat acc.asmに収められたルーチン群です.

SC_FAT_INIT(fat_acc.asm 内)は,SD メモリ・カード上のFAT ファイル・システムの仕様から,ファイルヘアクセスするための情報を取得します.図8にFAT ファイル・システムの構造を簡単に示しまず(8).FAT ファイル・システムでは,記憶領域をクラスタという1K バイト~64K バイトの大きさの単位で扱います.ファイルは一つまたは複数のクラスタで構成され,複数クラスタの場合は,あるクラスタの次のクラスタがどれか,という情報を記載したテーブル(FAT)を参照することによってファイルを構成するすべてのクラスタにアクセスすることができます.

FAT ファイル・システムからファイルを読み出すのに 必要な情報は、

- FAT の先頭アドレス(変数 SD_FAT_FAT に保存)
- ●ルート・ディレクトリ・エントリの先頭アドレス(変数 SD_FAT_RDEA)
- ●ルート・ディレクトリ・エントリの大きさ(変数 SD_FAT_RDES)
- データ領域の先頭アドレス(変数 SD_FAT_DAB)
- クラスタの大きさ(変数 DA_FAT_CLS)


です.それぞれの計算方法については図8と参考文献8を


参照してください.ここでは,今回作成したルーチン群が, これらの変数を使ってFAT16ファイル・システムからど のようにファイルを読み出すかについて説明します.

ファイル・システムに収録されているファイル一覧は、ルート・ディレクトリ・エントリに記されています.この領域には先頭からファイルの名前や属性を記録した大きさ20hバイトのレコードが並んでいます.各レコードの先頭から0Bhバイトがファイル名と拡張子、1Ahバイト目から2バイトがファイルの先頭のクラスタの番号です.変数SD_FAT_DAB + 変数SD_FAT_CLS*(クラスタ番号 - 2)によりクラスタ番号からアドレスを知ることができます.この計算をするルーチンがSC_FAT_CL2LBA(fat_acc.asm内)です.

次のクラスタ番号を知るには、FATを参照します、FATには、先頭から(クラスタ番号×2)バイト目からの2バイトに、次のクラスタ番号が記されています。これを参照するルーチンがSC_FAT_CLCHAIN(fat_acc.asm内)です。このルーチンはメモリ・カードに収められているFATの必要な部分を1セクタ(=512バイト)分、最初に述べたバッファSD_FAT_BUFFERに読み出して利用します。

これら二つのルーチンは , fat.asm内のFAT_READ_BLOCKから呼び出されます . このルーチンは , 繰り返しコールすることで , 指定されたクラスタからファイルの後尾に向かって順次 , 1セクタずつ読み出していくことができます . このルーチンでは , 変数 CUR_SECT と CUR_CLUSに , ファイル中の現在位置を記録しています . これらはSD_FAT_READ_BLOCK_INIT というルーチンに ,





付属FPGA基板を使った 回路設計チュートリアル Part3

先頭クラスタを与えることで初期化できます.

まとめると,まずSC FAT INITでファイル・システム の情報を取得,ルート・ディレクトリ・エントリから読み 出したいファイルの先頭クラスタを探し出してSD_FAT_ READ_BLOCK_INIT に与えることでファイル読み出しの 準備が完了,後はSD_FAT_READ_BLOCKを繰り返し呼 び出すことで順次ファイルの内容をバッファに読み出して いくことができます.

● 今後の拡張

今回はなるべく簡単な仕様としたので,拡張すべき点は たくさんあります.

まずあげられるのはオーバサンプリングです.これは データのサンプル数を何倍かに増やし,空白だったサンプ ルに0値データを挿入し,ローパス・フィルタにより高調 波成分を除去することで周波数成分がもとのデータとまっ たく変わらず、サンプリング周波数だけが高いデータを得 る手法です.多くの場合,この処理にはFIRフィルタが用 いられますが、その実装に必要な乗算器はSpartan-3Eに はもともと内蔵されています. さらに, Core Generatorで はFIRフィルタを自動生成してくれる機能もあるので、 FPGA リソースに余裕があれば比較的簡単に実現できると 思われます. 例えば16倍のオーバサンプリングをかける と,350kHz程度までクリアですから,最初の方に述べた ようにローパス・フィルタにCRのみの受動フィルタを用 いることができ、音質向上に大きく寄与します、

また, D-A コンバータの並列化によりノイズ・レベルを 抑制する, I-V コンバータを OP アンプでなく, ディスク リート部品を用いたカレント・ミラー回路などで構成する。 プリント基板を製作する,電源をディジタル,アナログそ れぞれに用意する, D-A コンバータIC に与えるクロックを 高精度なものに変更するなど, さまざまな拡張により音質 の改善を図ることができます.

ユーザ・インターフェースの拡張も考えられます. 例え ば,一時停止や早送りなどの機能,最終的には再生リスト の管理などまで行えるとよいと思っています.

前述のように,本誌に収録されているデータは最初の1 曲のみの再生にしか対応していません.ルート・ディレク トリにあるすべてのファイルを順次再生することのできる ものを後ほど公開します.本誌 Webページ(http:// www.cqpub.co.jp/dwm/)か,筆者のWebページ(http:// www.digicat.info/dcframe.cgi?dwm)をご覧ください.

最後に,各部品の入手性について紹介しておきます.最 も入手性が悪かったのは16.9344MHzの水晶発振器です. 唯一見つけられたのがサンエレクトロの通信販売(http:// www1.odn.ne.jp/ aal22410/)でした.D-A コンバータは 比較的簡単に入手できます. PCM1702 はRS コンポーネン ツとDigi-Key で, PCM1704はDigi-Key と共立電子の店頭 で, PCM56はRSコンポーネンツ, Digi-Key, 若松電子の 通販(Kグレードあり)で入手可能です.いずれも2,000~ 4,000 円程度です.また, I-V コンバータで使用した OP ア ンプOPA627はRSコンポーネンツ,サンエレクトロなど で入手可能ですが、1個あたり3,000円以上とかなりいい値 段がします、こだわらないのならばもっと安いものでも十 分です. いろいろ調べたところ, AD797, AD823, AD825, AD827, NJM4580, NJM2114, OPA2604な どが人気があるようです.

参考・引用*文献

- (1) Texas Instruments; Super HiFi DDAC Boardの設計(EVM-1702の技術解説), Application Note SBAA061, http://www. tij.co.jp/jsc/psheets/SBAA061.pdf
- (2) 河野 崇;簡易シリアル端末の制作, Design Wave Magazine 2003年10月号.
- (3) 河野 崇; luna0 Developper's Manual, http://www.digicat. info/softwares/luna0.pdf
- (4) SD Card Association; SD Specifications Part1 Physical Layer Simlified Specification, Version 2.00, http://www.sdcard. org/sd memorycard/index.html, Sep. 2006.
- (5) SanDisk; SanDisk MultiMediaCard and Reduced-Size Multi MediaCard, Product Manual Version 1.3, http://www.sandisk. com/Oem/Manuals/, Apr. 2005.
- (6) インターフェース編集部編;フラッシュ・メモリ・カードの徹底 研究,第2部 SD/MMCカード編, pp.70-154, CQ出版.
- (7) 特集 実験研究! 大容量メモリカード, トランジスタ技術, 2007 年2月号.
- (8) Operating Systems, Filesystems, FATFS, http://perso. orange.fr/pierrelib/filesystems/fat16.html

こうの・たかし

東京大学生産技術研究所准教授

<筆者プロフィール> ―

河野 崇. 医師, 工学博士. 1996年3月, 東京大学医学部医学科 卒.2002年3月,東京大学工学系研究科(計数工学専攻)にて工 学博士号取得.2006年9月より現職へ.専門は電子回路ニューロ ンを中心としたニューロモルフィックハードウェアの設計.学部 時代より FPGA を用いた回路設計に趣味と実益をかねて携わる.